別了，摩爾定律！華為“韜定律”如何改寫全球半導(dǎo)體的未來_晶體管_芯片_納米

日期：2026-05-30 08:20:03 | 人氣：

5月25日，華為在ISCAS國際電路與系統(tǒng)研討會上正式提出"韜定律"，以時間縮微替代幾何縮微，通過邏輯折疊等全棧創(chuàng)新，為半導(dǎo)體產(chǎn)業(yè)開辟了不依賴極致制程的新路徑。這是中國首次提出全球半導(dǎo)體產(chǎn)業(yè)指導(dǎo)原則，標(biāo)志著中國半導(dǎo)體從跟隨走向引領(lǐng)。

“ 那個統(tǒng)治半導(dǎo)體58年的黃金法則，終于走不動了

要理解韜定律的革命性意義，我們必須先回望那個刻在所有半導(dǎo)體人骨子里的名字——摩爾定律。

1965年，英特爾聯(lián)合創(chuàng)始人戈登·摩爾在《電子學(xué)》雜志上發(fā)表了一篇僅有三頁的論文，提出了一個驚人的預(yù)測，那就是集成電路上的晶體管數(shù)量大約每兩年翻一番。

這個最初只是經(jīng)驗之談的觀察，后來被不斷驗證和修正，最終演變?yōu)槲覀兪熘陌姹荆簿褪敲?8至24個月，芯片上的晶體管數(shù)量翻一番，性能提升一倍，成本下降一半。

摩爾定律不是物理定律，它更像是一個軍令狀，它用一個簡單的數(shù)字，在過去的58年里，摩爾定律創(chuàng)造了人類歷史上最偉大的技術(shù)奇跡。

從90納米到28納米，從14納米到7納米，再到如今的3納米和2納米，人類不斷挑戰(zhàn)著物理世界的極限。我們把晶體管做得越來越小，小到一根頭發(fā)絲的直徑上可以并排擺放數(shù)萬個晶體管。我們把芯片做得越來越強(qiáng)大，一塊指甲蓋大小的芯片上集成了上百億個晶體管，計算能力超過了當(dāng)年的超級計算機(jī)。

沒有摩爾定律，就沒有今天的智能手機(jī)，沒有互聯(lián)網(wǎng)，沒有人工智能，也沒有我們習(xí)以為常的數(shù)字世界。

然而，任何奇跡都有終結(jié)的一天。當(dāng)晶體管尺寸逼近原子尺度時，摩爾定律終于撞上了兩道無法逾越的高墻。

第一道墻：物理極限當(dāng)晶體管的柵極長度縮小到3納米以下時，量子隧穿效應(yīng)開始變得不可忽視。電子會像幽靈一樣穿過本該絕緣的氧化層，導(dǎo)致漏電失控、功耗飆升、芯片發(fā)熱嚴(yán)重。

這就像我們在一個越來越小的房間里塞下越來越多的人，最終每個人都動彈不得，房間也變得酷熱難耐。**當(dāng)晶體管小到只有幾個原子大小時，物理規(guī)律本身就站在了我們的對立面**。

第二道墻：經(jīng)濟(jì)極限比物理極限更致命的，是經(jīng)濟(jì)極限。

先進(jìn)制程的研發(fā)和制造成本正在呈指數(shù)級增長。一座3納米晶圓廠的建設(shè)成本超過200億美元，一顆3納米芯片的設(shè)計費(fèi)用超過10億美元。這意味著，全球只有極少數(shù)幾家公司能夠負(fù)擔(dān)得起先進(jìn)制程的研發(fā)和生產(chǎn)。

更糟糕的是，性能提升的邊際收益正在迅速遞減。從7納米到5納米，性能提升約40%，從5納米到3納米，性能提升僅約20%，從3納米到2納米，性能提升可能不到15%

摩爾定律陷入了一個尷尬的死循環(huán)，我們投入越來越多的錢，卻只能獲得越來越少的回報。整個行業(yè)陷入了一場越小越好的無效內(nèi)卷。

這就是半導(dǎo)體產(chǎn)業(yè)面臨的摩爾定律困境。當(dāng)所有人都在同一條賽道上死磕時，有人突然轉(zhuǎn)身，開辟了一條全新的道路。

“ 韜定律：換一個維度看世界

就在全球半導(dǎo)體行業(yè)為摩爾定律的終結(jié)而焦慮不安的時候，華為給出了一個顛覆性的答案。既然把晶體管做小這條路走不通了，那我們就換一條路走——讓信號跑得更快。

這就是韜定律的核心思想，以時間縮微替代幾何縮微，作為半導(dǎo)體與電子系統(tǒng)演進(jìn)的新指導(dǎo)原則。

"韜"這個字，是希臘字母τ(tau)的中文音譯。在物理學(xué)和電子學(xué)中，τ代表時間常數(shù)，也就是信號從一種狀態(tài)切換到另一種狀態(tài)所需的時間。在芯片中，τ主要由電阻和電容的乘積決定(τ=RC)。τ越小，信號跑得越快，芯片的性能就越強(qiáng)。

為了讓普通人也能理解這個看似抽象的概念，我們可以用一個城市交通的比喻。

想象一下，一座城市的早高峰交通擁堵不堪。

對于這個問題，摩爾定律的解決方法是把汽車造得越來越小，這樣一條車道就能塞進(jìn)更多的車。但汽車總不能比人還小，這就是物理極限。

韜定律的解決方法則是不改變汽車的大小，而是通過修建立交橋、優(yōu)化交通信號燈、建設(shè)快速公交系統(tǒng)、重新規(guī)劃城市道路網(wǎng)絡(luò)等方式，讓每輛車的通行速度大幅提升。

最終，城市的整體交通流量不僅沒有下降，反而可能更高。

摩爾定律關(guān)注的是"空間"，在同樣的面積里塞下更多的晶體管。而韜定律關(guān)注的是"時間"，讓信號在芯片里跑得更快。這不是對摩爾定律的否定，而是對半導(dǎo)體發(fā)展維度的一次重大拓展。

何庭波在演講中給出了更精確的定義：韜定律以τ這一跨層級性能指標(biāo)為核心，通過在器件、電路、芯片、系統(tǒng)全棧持續(xù)壓縮統(tǒng)一的時間成本，實現(xiàn)整體性能躍遷。

這句話包含了兩層至關(guān)重要的含義。

第一，韜定律不是一個單一的技術(shù)，而是一個貫穿半導(dǎo)體產(chǎn)業(yè)全鏈條的指導(dǎo)原則。

第二，韜定律的目標(biāo)不是替代摩爾定律，而是在摩爾定律之外開辟一條全新的、可持續(xù)的演進(jìn)路徑。

事實上，空間和時間本來就是同一枚硬幣的兩面。摩爾定律通過縮小晶體管尺寸，本質(zhì)上也是在縮短信號的傳播路徑，從而降低時間常數(shù)τ。但當(dāng)幾何縮微走到盡頭時，我們依然可以通過其他方式來壓縮τ。

這就是韜定律的智慧所在，它沒有和西方在已經(jīng)內(nèi)卷到極致的制程賽道上硬碰硬，而是跳出了越小越好的思維定式，在時間這個全新的維度上，重新定義了半導(dǎo)體的未來。

“ 邏輯折疊：給芯片修一座立體城市

如果說時間縮微是韜定律的靈魂，那么邏輯折疊就是實現(xiàn)時間縮微的核心技術(shù)引擎。

傳統(tǒng)的芯片設(shè)計***用的是平面布局方式，所有的晶體管和電路都分布在同一個平面上。這就像一座只有一層的城市，所有的建筑、道路、公園都擠在同一個平面上。隨著城市規(guī)模的擴(kuò)大，道路會越來越擁堵，通勤時間會越來越長。

邏輯折疊技術(shù)則徹底打破了這種平面布局的限制。它將芯片從二維平面擴(kuò)展到三維空間，把數(shù)字、模擬與存儲電路在垂直方向進(jìn)行有源層堆疊。

這就像把一座單層城市變成了一座多層立體城市。我們可以在一樓布置住宅區(qū)，二樓布置商業(yè)區(qū)，三樓布置工業(yè)區(qū)，通過電梯連接各個樓層。這樣一來，信號的傳播路徑被大大縮短，城市的整體效率得到了質(zhì)的提升。

何庭波在演講中詳細(xì)解釋了邏輯折疊的工作原理。她表示，"在電路設(shè)計方面，邏輯折疊積極地壓縮了相鄰觸發(fā)器之間的傳播時間。通過在不同平面上分布關(guān)鍵路徑門電路，我們縮短了信號連線并降低了寄生RC效應(yīng)。時鐘變異急劇下降，預(yù)留的裕度被大量消除。關(guān)鍵路徑縮短，芯片運(yùn)行得更快。"

為了實現(xiàn)邏輯折疊，華為與合作伙伴一起攻克了一系列技術(shù)難題。其中包括混合鍵合技術(shù)，硅通孔(TSV)技術(shù)等。這些技術(shù)突破帶來了令人驚嘆的效果。在邏輯折疊之前，華為需要3年時間才能將晶體管密度從每平方毫米1.26億提升到1.55億。

而在2026年，邏輯折疊技術(shù)只需一步，就將其直接提升到了每平方毫米2.38億個晶體管。與此同時，SOC性能核心的能效提升了41%，最大時鐘頻率增加了近13%。

基于成熟制程的芯片，通過邏輯折疊技術(shù)，可以實現(xiàn)接近甚至超過先進(jìn)制程芯片的性能。這對于被先進(jìn)制程封鎖的中國半導(dǎo)體產(chǎn)業(yè)來說，無疑是一個天大的好消息。

“全棧協(xié)同：一場從器件到系統(tǒng)的時間革命

邏輯折疊只是韜定律技術(shù)體系的一部分。為了實現(xiàn)系統(tǒng)性的時間縮微，華為構(gòu)建了一個貫穿器件、電路、芯片、系統(tǒng)四個層面的多層級協(xié)同優(yōu)化體系。

器件層：從物理底層給芯片"提速"

華為通過優(yōu)化晶體管和互連的電阻及寄生電容，從物理底層最大限度縮微器件級時間常數(shù)τ。例如，高K金屬柵極、應(yīng)變硅等技術(shù)，都可以在不縮小晶體管尺寸的情況下，顯著提升器件性能。

電路層：給芯片修"立體高架橋"

除了邏輯折疊技術(shù)，華為還重新設(shè)計了幾個關(guān)鍵電路。一是構(gòu)建高速全局芯片總線網(wǎng)絡(luò)，利用上下裸片的頂部金屬層，縮短傳輸距離并實現(xiàn)更穩(wěn)定的供電，將數(shù)據(jù)路徑的占用面積削減了60%以上

第二，創(chuàng)新的時鐘路徑架構(gòu)，使得后硅時鐘偏差調(diào)整成為可能，單憑這項設(shè)計就為SOC性能提升貢獻(xiàn)了超過5%

芯片層：讓芯片的"大腦"更聰明

華為通過全棧軟硬芯協(xié)同設(shè)計，基于實際工作負(fù)載實現(xiàn)指令流和數(shù)據(jù)流的細(xì)粒度控制，提高系統(tǒng)級并行度和效率，降低端到端執(zhí)行時間。這就像一個優(yōu)秀的指揮家，能夠讓整個交響樂團(tuán)的每一個樂手都配合得天衣無縫。

系統(tǒng)層：打通芯片之間的"高速路"

華為定義了全新的靈衢總線(Unified Bus)協(xié)議，重構(gòu)了計算系統(tǒng)互聯(lián)協(xié)議，實現(xiàn)了超節(jié)點(diǎn)的統(tǒng)一內(nèi)存編址和原生內(nèi)存語義，顯著降低了系統(tǒng)通信時延。

此外，華為還開發(fā)了高密度光學(xué)引擎High One，單個High One可提供8 Terabit的帶寬，與一顆AI芯片的統(tǒng)一總線帶寬相匹配。它消除了笨重的電纜，對功耗和散熱也非常友好，還將覆蓋范圍從不到一米擴(kuò)展到了100米。

這個四層協(xié)同優(yōu)化體系，就像一套精密的鐘表，每一個齒輪都在精確地運(yùn)轉(zhuǎn)，共同推動著時間常數(shù)τ的不斷縮小。它證明了，半導(dǎo)體產(chǎn)業(yè)的演進(jìn)不再僅僅依賴于晶體管尺寸的縮小，而是可以通過全棧協(xié)同優(yōu)化，實現(xiàn)性能、能效與晶體管密度的持續(xù)提升。

“六年磨一劍：從理論到實踐的硬核驗證

何庭波在演講中透露，早在六年前，華為就已經(jīng)開始探索半導(dǎo)體產(chǎn)業(yè)的新路徑。當(dāng)時，華為正面臨著前所未有的技術(shù)封鎖，先進(jìn)制程芯片的獲取變得異常困難。

在這種極端困難的情況下，華為半導(dǎo)體團(tuán)隊沒有放棄，而是選擇了一條別人沒有走過的路，就是從依賴制程轉(zhuǎn)向依賴創(chuàng)新。

在過去的六年里，華為基于韜定律的理念，已經(jīng)成功設(shè)計并量產(chǎn)了381款芯片，覆蓋移動通信、AI、汽車、工業(yè)、數(shù)據(jù)基礎(chǔ)設(shè)施等八大領(lǐng)域。這些芯片雖然大多基于成熟制程，但通過架構(gòu)創(chuàng)新和系統(tǒng)優(yōu)化，實現(xiàn)了接近甚至超過先進(jìn)制程芯片的性能。

其中最引人注目的，莫過于將于2026年秋季面世的新一代麒麟芯片。這將是人類歷史上第一個完整***用邏輯折疊技術(shù)的芯片。它建立在全新的自由邏輯設(shè)計概念之上，從單層架構(gòu)擴(kuò)展到雙層架構(gòu)。

根據(jù)華為官方公布的數(shù)據(jù)，這款芯片的晶體管密度達(dá)到了每平方毫米2.38億個，能效提升了41%，最大時鐘頻率增加了近13%。這意味著，這款基于成熟制程的芯片，性能將能夠與基于3納米制程的芯片相媲美。

在AI計算領(lǐng)域，韜定律同樣展現(xiàn)出了強(qiáng)大的威力。華為昇騰910B AI處理器通過四層堆疊架構(gòu)，將單芯片算力推至*** TOPS(INT8)，而系統(tǒng)級時延較上一代降低65%。這種突破使得單臺服務(wù)器即可支持千億參數(shù)大模型實時推理。

華為還公布了一個雄心勃勃的未來規(guī)劃。預(yù)計到2031年，基于韜定律的高端芯片晶體管密度將達(dá)到1.4納米制程的同等水平。

要知道，即便是臺積電和英特爾的1.4納米制程工藝，也要到2029年才能進(jìn)入量產(chǎn)階段。這意味著，華為有望在五年內(nèi)，通過架構(gòu)創(chuàng)新，追趕上全球最先進(jìn)的制程水平。

“底層意義：中國半導(dǎo)體從跟隨到引領(lǐng)

韜定律的提出，絕不僅僅是一個技術(shù)突破那么簡單。它標(biāo)志著中國半導(dǎo)體產(chǎn)業(yè)從規(guī)則跟隨者正式轉(zhuǎn)變?yōu)榉妒揭I(lǐng)者。

在過去的半個多世紀(jì)里，全球半導(dǎo)體產(chǎn)業(yè)的游戲規(guī)則一直由西方制定。從摩爾定律的提出，到CMOS工藝的發(fā)明，再到EUV光刻機(jī)的壟斷，西方始終掌握著半導(dǎo)體產(chǎn)業(yè)的話語權(quán)。中國半導(dǎo)體產(chǎn)業(yè)長期處于跟隨狀態(tài)，只能在西方制定的規(guī)則下艱難追趕。

而韜定律的出現(xiàn)，徹底打破了這種局面。它為全球半導(dǎo)體產(chǎn)業(yè)提供了一條全新的、可持續(xù)的演進(jìn)路徑。這條路徑不依賴于最先進(jìn)的光刻設(shè)備，不依賴于極致的制程工藝，而是依賴于架構(gòu)創(chuàng)新、系統(tǒng)優(yōu)化和全棧協(xié)同。

這對于廣***展中國家來說，無疑是一個巨大的福音。它意味著，即使沒有最先進(jìn)的制程技術(shù)，也可以通過創(chuàng)新，打造出高性能的芯片產(chǎn)品。

對于中國半導(dǎo)體產(chǎn)業(yè)來說，韜定律的意義更是怎么強(qiáng)調(diào)都不為過。它為中國半導(dǎo)體產(chǎn)業(yè)指明了一條擺脫技術(shù)封鎖、實現(xiàn)自主可控的康莊大道。在過去，我們總是被"卡脖子"在先進(jìn)制程這個點(diǎn)上。而韜定律告訴我們，我們可以繞開這個點(diǎn)，在另一個維度上實現(xiàn)超越。

當(dāng)然，我們也應(yīng)該清醒地認(rèn)識到，韜定律不是萬能的。作為一種新提出的方法論，它在不同場景的適用性，以及與設(shè)計工具、產(chǎn)業(yè)生態(tài)的適配等，還需要未來持續(xù)驗證和優(yōu)化。而且，韜定律也不是要完全替代摩爾定律，而是要與摩爾定律并行發(fā)展，共同推動半導(dǎo)體產(chǎn)業(yè)的進(jìn)步。

注韜定律必定將被載入半導(dǎo)體產(chǎn)業(yè)的史冊。

從空間到時間，這不僅僅是一個技術(shù)路線的轉(zhuǎn)變，更是一種思維方式的革命。它告訴我們，當(dāng)一條路走不通的時候，我們不必死磕到底，換一個維度看世界，或許就能發(fā)現(xiàn)一片全新的天地。

在未來的十年里，我們將見證一場時間的革命。芯片將不再是越小越強(qiáng)，而是越快越強(qiáng)、越高效越強(qiáng)。半導(dǎo)體產(chǎn)業(yè)將從制程內(nèi)卷轉(zhuǎn)向創(chuàng)新內(nèi)卷，從單一維度競爭轉(zhuǎn)向全維度競爭。

而中國，將在這場革命中扮演越來越重要的角色。返回搜狐，查看更多

久草精品国产-久草精品免费-久草精品视频-久草精品视频免费-久草精品视频在线播放-91网站-蜜桃视频在线观看-婷婷她六月天最新-黄色仓库-91传媒-91次元-91豆花

產(chǎn)品中心

別了，摩爾定律！華為“韜定律”如何改寫全球半導(dǎo)體的未來_晶體管_芯片_納米

聯(lián)系我們

在線客服